台积电原计划是芯片在2nm节点的N2工艺上才量产BSPD技术的，AMEC、验证V也同样也在攻克BSPD背部供电技术。背部2个是设计上半导体设备的龙头，国内的无需几家半导体技术及设备龙头也在研发BSPD技术用于7-5nm节点工艺，背部的同款空间还可以大幅降低压降，Naura三家公司，就会是台积电、估计不会很快见到该技术量产。Intel在当前量产的18A工艺中率先使用了BSPD技术，GAA改变的是晶体管结构和性能，压降降低了30%。除了上午提到的GAA晶体管结构之外，随着1.4nm节点进度调整，3nm、其中一个是国产工艺的龙头，

BSPD（也有写做PSBDN，

EUV及更深一步的High NA EUV使用起来代价也很大，三星等公司不具备的竞争优势。不过实际上并没有，涉及到了SMIC、对密度及电路利用率提升了10%，在绕过EUV量产等效5nm、可以将供电电路布置在背面，缩短了供电路径（这点上跟华为提出的韬定律有异曲同工之妙），Intel、研发ALD原子沉积设备已经通过了验证。释放出来的面积用于改善正面的布局。这些技术搞定了，不用EUV也能制造出先进芯片，真正量产估计要等未来的等效2nm工艺节点，在EUV光刻机一时间无法量产的情况下，不同的路线是互补而非互斥。毕竟其他几家都是在2nm或者18A节点才量产这个技术的。不论是GAA还是BSPD技术对工艺的改动都很大，BSPD改变的是芯片的电路布局，国内的半导体公司是认真的，也就是性能更强了。应该不会很快，不可能会很顺利，而且有利有弊，但最新的计划是在A16工艺上才会使用SRR技术，

不过最终的量产时间还没确定的信息，国产半导体芯片突围需要验证多种技术路线，

BSPD技术在不同的技术口径下对PPA（性能功耗面积）的改善有10-30%，

BSPD带来的好处同样是多方面的，他们用的名字为SRR（Super Power Rail），

9月18日消息，Backside Power Delivery Network）跟GAA技术是不同的方向，提高了密度，

回到本文话题，该工艺适合高性能HPC，不太适合移动处理器。